subsys_mge

2018.12.27.15:18:10 Datasheet
Overview

All Components
   alt_mge_phy_1 alt_mge_phy 18.1
   alt_mge_phy_2 alt_mge_phy 18.1
   hps_to_mge_gmii_adapter_1 hps_to_mge_gmii_adapter 18.1
   hps_to_mge_gmii_adapter_2 hps_to_mge_gmii_adapter 18.1
   pb_0 altera_avalon_mm_bridge 18.1
   pb_mge_rcfg_0 altera_avalon_mm_bridge 18.1
Memory Map
mge_rcfg_0
 reconfig_xcvr_master
  alt_mge_phy_1
avalon_mm_csr 
reconfig_avmm  0x00000000
  alt_mge_phy_2
avalon_mm_csr 
reconfig_avmm  0x00002000
  hps_to_mge_gmii_adapter_1
csr 
  hps_to_mge_gmii_adapter_2
csr 

alt_mge_phy_1

alt_mge_phy v18.1
pb_0 m0   alt_mge_phy_1
  avalon_mm_csr
pb_mge_rcfg_0 m0  
  reconfig_avmm
mge_enet_refclk out_clk  
  csr_clk
out_clk  
  reconfig_clk
out_clk  
  rx_cdr_refclk_0
hps_to_mge_gmii_adapter_1 gmii16b_tx_d  
  gmii16b_tx_d
gmii16b_tx_en  
  gmii16b_tx_en
gmii16b_tx_err  
  gmii16b_tx_err
xcvr_reset_1 rx_analogreset  
  rx_analogreset
rx_analogreset_stat  
  rx_analogreset_stat
rx_digitalreset  
  rx_digitalreset
rx_digitalreset_stat  
  rx_digitalreset_stat
rx_is_lockedtodata  
  rx_is_lockedtodata
tx_analogreset  
  tx_analogreset
tx_analogreset_stat  
  tx_analogreset_stat
tx_digitalreset  
  tx_digitalreset
tx_digitalreset_stat  
  tx_digitalreset_stat
mge_rcfg_0 xcvr_mode_chan1  
  xcvr_mode
mge_rst_125M out_reset  
  reconfig_reset
out_reset  
  reset
rx_clkout   hps_to_mge_gmii_adapter_1
  phy_rx_clkout
tx_clkout  
  phy_tx_clkout
gmii16b_rx_d  
  gmii16b_rx_d
gmii16b_rx_dv  
  gmii16b_rx_dv
gmii16b_rx_err  
  gmii16b_rx_err
operating_speed  
  phy_speed
rx_clkena  
  phy_rx_clkena
tx_clkena  
  phy_tx_clkena
rx_cal_busy   mge_rcfg_0
  rx_cal_busy_chan1
tx_cal_busy  
  tx_cal_busy_chan1


Parameters

generateLegacySim false
  

Software Assignments

(none)

alt_mge_phy_2

alt_mge_phy v18.1
pb_0 m0   alt_mge_phy_2
  avalon_mm_csr
pb_mge_rcfg_0 m0  
  reconfig_avmm
mge_enet_refclk out_clk  
  csr_clk
out_clk  
  reconfig_clk
out_clk  
  rx_cdr_refclk_0
hps_to_mge_gmii_adapter_2 gmii16b_tx_d  
  gmii16b_tx_d
gmii16b_tx_en  
  gmii16b_tx_en
gmii16b_tx_err  
  gmii16b_tx_err
xcvr_reset_2 rx_analogreset  
  rx_analogreset
rx_analogreset_stat  
  rx_analogreset_stat
rx_digitalreset  
  rx_digitalreset
rx_digitalreset_stat  
  rx_digitalreset_stat
rx_is_lockedtodata  
  rx_is_lockedtodata
tx_analogreset  
  tx_analogreset
tx_analogreset_stat  
  tx_analogreset_stat
tx_digitalreset  
  tx_digitalreset
tx_digitalreset_stat  
  tx_digitalreset_stat
mge_rcfg_0 xcvr_mode_chan2  
  xcvr_mode
mge_rst_125M out_reset  
  reconfig_reset
out_reset  
  reset
rx_clkout   hps_to_mge_gmii_adapter_2
  phy_rx_clkout
tx_clkout  
  phy_tx_clkout
gmii16b_rx_d  
  gmii16b_rx_d
gmii16b_rx_dv  
  gmii16b_rx_dv
gmii16b_rx_err  
  gmii16b_rx_err
operating_speed  
  phy_speed
rx_clkena  
  phy_rx_clkena
tx_clkena  
  phy_tx_clkena
rx_cal_busy   mge_rcfg_0
  rx_cal_busy_chan2
tx_cal_busy  
  tx_cal_busy_chan2


Parameters

generateLegacySim false
  

Software Assignments

(none)

emac_splitter_1

altera_hps_emac_interface_splitter v18.1


Parameters

generateLegacySim false
  

Software Assignments

(none)

emac_splitter_2

altera_hps_emac_interface_splitter v18.1


Parameters

generateLegacySim false
  

Software Assignments

(none)

enet_iopll_0

altera_iopll v18.1
mge_enet_refclk out_clk   enet_iopll_0
  refclk
mge_rst_125M out_reset  
  reset
outclk0   hps_to_mge_gmii_adapter_1
  pll_125m_clk
outclk1  
  pll_25m_clk
outclk2  
  pll_2_5m_clk
outclk0   hps_to_mge_gmii_adapter_2
  pll_125m_clk
outclk1  
  pll_25m_clk
outclk2  
  pll_2_5m_clk


Parameters

generateLegacySim false
  

Software Assignments

(none)

hps_to_mge_gmii_adapter_1

hps_to_mge_gmii_adapter v18.1
pb_0 m0   hps_to_mge_gmii_adapter_1
  csr
mge_enet_refclk out_clk  
  clock
enet_iopll_0 outclk0  
  pll_125m_clk
outclk1  
  pll_25m_clk
outclk2  
  pll_2_5m_clk
alt_mge_phy_1 rx_clkout  
  phy_rx_clkout
tx_clkout  
  phy_tx_clkout
gmii16b_rx_d  
  gmii16b_rx_d
gmii16b_rx_dv  
  gmii16b_rx_dv
gmii16b_rx_err  
  gmii16b_rx_err
operating_speed  
  phy_speed
rx_clkena  
  phy_rx_clkena
tx_clkena  
  phy_tx_clkena
emac_splitter_1 hps_gmii  
  hps_gmii
mge_rst_125M out_reset  
  reset_sink
gmii16b_tx_d   alt_mge_phy_1
  gmii16b_tx_d
gmii16b_tx_en  
  gmii16b_tx_en
gmii16b_tx_err  
  gmii16b_tx_err


Parameters

generateLegacySim false
  

Software Assignments

(none)

hps_to_mge_gmii_adapter_2

hps_to_mge_gmii_adapter v18.1
pb_0 m0   hps_to_mge_gmii_adapter_2
  csr
mge_enet_refclk out_clk  
  clock
enet_iopll_0 outclk0  
  pll_125m_clk
outclk1  
  pll_25m_clk
outclk2  
  pll_2_5m_clk
alt_mge_phy_2 rx_clkout  
  phy_rx_clkout
tx_clkout  
  phy_tx_clkout
gmii16b_rx_d  
  gmii16b_rx_d
gmii16b_rx_dv  
  gmii16b_rx_dv
gmii16b_rx_err  
  gmii16b_rx_err
operating_speed  
  phy_speed
rx_clkena  
  phy_rx_clkena
tx_clkena  
  phy_tx_clkena
emac_splitter_2 hps_gmii  
  hps_gmii
mge_rst_125M out_reset  
  reset_sink
gmii16b_tx_d   alt_mge_phy_2
  gmii16b_tx_d
gmii16b_tx_en  
  gmii16b_tx_en
gmii16b_tx_err  
  gmii16b_tx_err


Parameters

generateLegacySim false
  

Software Assignments

(none)

mge_enet_refclk

altera_clock_bridge v18.1


Parameters

generateLegacySim false
  

Software Assignments

(none)

mge_rcfg_0

mge_rcfg v18.1
mge_enet_refclk out_clk   mge_rcfg_0
  clock
alt_mge_phy_1 rx_cal_busy  
  rx_cal_busy_chan1
tx_cal_busy  
  tx_cal_busy_chan1
alt_mge_phy_2 rx_cal_busy  
  rx_cal_busy_chan2
tx_cal_busy  
  tx_cal_busy_chan2
mge_rcfg_rst out_reset  
  reset_sink
reconfig_xcvr_master   pb_mge_rcfg_0
  s0
pll_select_chan1   xcvr_reset_1
  pll_select
rx_cal_busy_chan1_out  
  rx_cal_busy
tx_cal_busy_chan1_out  
  tx_cal_busy
mge_chan1_resetn  
  reset
pll_select_chan2   xcvr_reset_2
  pll_select
rx_cal_busy_chan2_out  
  rx_cal_busy
tx_cal_busy_chan2_out  
  tx_cal_busy
mge_chan2_resetn  
  reset
xcvr_mode_chan1   alt_mge_phy_1
  xcvr_mode
xcvr_mode_chan2   alt_mge_phy_2
  xcvr_mode


Parameters

generateLegacySim false
  

Software Assignments

(none)

mge_rcfg_rst

altera_reset_bridge v18.1
mge_enet_refclk out_clk   mge_rcfg_rst
  clk
out_reset   mge_rcfg_0
  reset_sink


Parameters

generateLegacySim false
  

Software Assignments

(none)

mge_rst_125M

altera_reset_bridge v18.1
mge_enet_refclk out_clk   mge_rst_125M
  clk
out_reset   alt_mge_phy_1
  reconfig_reset
out_reset  
  reset
out_reset   alt_mge_phy_2
  reconfig_reset
out_reset  
  reset
out_reset   pb_0
  reset
out_reset   pb_mge_rcfg_0
  reset
out_reset   enet_iopll_0
  reset
out_reset   xcvr_reset_1
  reset
out_reset   xcvr_reset_2
  reset
out_reset   hps_to_mge_gmii_adapter_1
  reset_sink
out_reset   hps_to_mge_gmii_adapter_2
  reset_sink


Parameters

generateLegacySim false
  

Software Assignments

(none)

pb_0

altera_avalon_mm_bridge v18.1
mge_enet_refclk out_clk   pb_0
  clk
mge_rst_125M out_reset  
  reset
m0   alt_mge_phy_1
  avalon_mm_csr
m0   alt_mge_phy_2
  avalon_mm_csr
m0   hps_to_mge_gmii_adapter_1
  csr
m0   hps_to_mge_gmii_adapter_2
  csr


Parameters

generateLegacySim false
  

Software Assignments

(none)

pb_mge_rcfg_0

altera_avalon_mm_bridge v18.1
mge_rcfg_0 reconfig_xcvr_master   pb_mge_rcfg_0
  s0
mge_enet_refclk out_clk  
  clk
mge_rst_125M out_reset  
  reset
m0   alt_mge_phy_1
  reconfig_avmm
m0   alt_mge_phy_2
  reconfig_avmm


Parameters

generateLegacySim false
  

Software Assignments

(none)

xcvr_fpll_1G

altera_xcvr_fpll_s10_htile v18.1
mge_enet_refclk out_clk   xcvr_fpll_1G
  pll_refclk0


Parameters

generateLegacySim false
  

Software Assignments

(none)

xcvr_reset_1

altera_xcvr_reset_control_s10 v18.1
mge_enet_refclk out_clk   xcvr_reset_1
  clock
mge_rcfg_0 pll_select_chan1  
  pll_select
rx_cal_busy_chan1_out  
  rx_cal_busy
tx_cal_busy_chan1_out  
  tx_cal_busy
mge_chan1_resetn  
  reset
mge_rst_125M out_reset  
  reset
rx_analogreset   alt_mge_phy_1
  rx_analogreset
rx_analogreset_stat  
  rx_analogreset_stat
rx_digitalreset  
  rx_digitalreset
rx_digitalreset_stat  
  rx_digitalreset_stat
rx_is_lockedtodata  
  rx_is_lockedtodata
tx_analogreset  
  tx_analogreset
tx_analogreset_stat  
  tx_analogreset_stat
tx_digitalreset  
  tx_digitalreset
tx_digitalreset_stat  
  tx_digitalreset_stat


Parameters

generateLegacySim false
  

Software Assignments

(none)

xcvr_reset_2

altera_xcvr_reset_control_s10 v18.1
mge_enet_refclk out_clk   xcvr_reset_2
  clock
mge_rcfg_0 pll_select_chan2  
  pll_select
rx_cal_busy_chan2_out  
  rx_cal_busy
tx_cal_busy_chan2_out  
  tx_cal_busy
mge_chan2_resetn  
  reset
mge_rst_125M out_reset  
  reset
rx_analogreset   alt_mge_phy_2
  rx_analogreset
rx_analogreset_stat  
  rx_analogreset_stat
rx_digitalreset  
  rx_digitalreset
rx_digitalreset_stat  
  rx_digitalreset_stat
rx_is_lockedtodata  
  rx_is_lockedtodata
tx_analogreset  
  tx_analogreset
tx_analogreset_stat  
  tx_analogreset_stat
tx_digitalreset  
  tx_digitalreset
tx_digitalreset_stat  
  tx_digitalreset_stat


Parameters

generateLegacySim false
  

Software Assignments

(none)
generation took 0.01 seconds rendering took 0.03 seconds